KEYWORDS
Baud-rate, clock and data recovery (CDR), four level pulse amplitude modulation (PAM-4), Mueller–Müller phase detector (MMPD), pattern-based, receiver, wireline
- Baud-rate : 초당 symbol의 수로, 데이터 전송 속도를 나타내는 지표이다.
- Clock and data recovery (CDR) : 수신된 신호에서 clk과 data를 복구하는 기술로, 데이터의 정확한 sampling을 위해 사용된다.
- Mueller–Müller phase detector (MMPD) : 디지털 신호의 타이밍 복원을 위해 사용되는 위상 검출 기법. 비동기 신호에서 클럭을 동기화하는데에 도움이 된다.
- Four level pulse amplitude modulation (PAM-4) : 4개의 서로 다른 전압 레벨을 사용하여 데이터를 전송하는 데이터 변조 방식이다. 이로 인해 2비트의 데이터를 한 번에 표현 (00,01,10,11) 하고, 동일한 주파수 대역에서 더 높은 데이터 전송 속도를 달성 가능하기 때문에 초고속 통신에 필수적이다.
Abstract
이 논문은 전력 효율적인 PAM-4 baud-rate 기반 CDR 기법을 제안한다.
-기존 CDR의 문제점
(1) 다중 위상 클럭의 생성 및 분배로 전력 소모가 크다.
(2) 기존 MMPD 위상 검출 사용 시 전이 밀도(TD) 가 감소하여 위상 검출 성능이 저하된다.
(3) PAM-4 신호에서 comparator 개수가 많아 하드웨어가 복잡하다.
- 본 논문에서 제안하는 해결책
(1) baud-rate 기반 CDR : 다중 위상 클럭의 생성을 줄여 전력 소모를 감소시킨다.
(2) Patteren based phase detector (PBPD) 를 사용하여 기존 MMPD보다 TD를 4배 증가시켜서 위상 검출 성능을 향상시킨다. [1]
(3) comparator 공유 기법을 사용하여 하드웨어를 최대한 단순화한다.
- 실험 결과
BER < 3×10⁻⁸ , 에너지 효율 0.83 pJ/b , 칩 면적 0.011 mm²
[1]
- TD가 증가하면 위상 검출 성능이 향상되는 이유
Transition density (TD) 란, 신호에서 상태 변화 ( 0에서 1 혹은 1에서 0, transition) 가 발생하는 빈도를 의미한다.
위상 검출기는 신호의 상태 변화를 감지하여 샘플링 지점을 조정하는 역할을 하는데, TD가 높을수록 전이가 많이 발생하여 위상 정보를 얻을 기회가 늘어나 위상 검출 성능이 향상한다.
INTRODUCTION
기존에 주로 사용하던 CDR은 위와 같은 구조 (Comparators, Loop Filter, Clock Distribution Circuits, Oscillator ) 로 되어 있다.
위 그림과 같은 구조에서 CDR의 작동 원리를 살펴보면,
(1) 먼저 Comparator가 수신된 신호의 위상 정보를 추출하고 LF로 전달한다.
(2) LF는 위상 신호를 평활화 ( 신호의 불규칙한 변동이나 잡음을 제거하거나 줄여 보다 더 안정적인 신호로 만드는 과정) 하여 오실레이터로 보낸다. 이 신호는 오실레이터의 주파수 또는 위상을 조정한다.
(3) 오실레이터는 LF로부터 받은 위상 정보에 기반하여 정확한 주파수와 위상을 가진 복원된 CLK을 생성하여 CK_DIST에 제공한다.
(4) CK_DIST는 Comparator - LF - OSC 과정을 통해 복원된 CLK를 Comparator로 전달하는데, 이때 Comparator가 입력받는 신호와 복원된 CLK의 타이밍이 맞도록 조정해주는 역할을 한다.
(5) 복원된 CLK을 받은 Comparator은 이 CLK을 사용하여 입력받은 데이터를 sampling하고, 데이터를 복원한다.
2× oversampling CDR 은 채널 손실이 적고 빠른 lock이 가능해서 널리 사용되지만, edge sampling 을 위해 추가적인 clock 위상이 필요하기 때문에 다중 위상 생성 회로를 요구하고, 이는 전력 소모가 커지는 결과를 초래한다. Ring OSC를 사용하면 다중 위상 클록을 제공할 수 있으나 전력 소모를 막기는 어렵고, 위상 불일치를 줄이기 위해 복잡한 설계 과정이 필요하다.
Baud-rate CDR은 단일 위상만을 필요로 하므로, 전력 소모를 줄이기 위해 이 대안이 될 수 있다. 보통 MMPD가 사용되지만, Baud-rate CDR에서의 MMPD는 2× oversampling CDR에서보다 TD가 절반으로 감소하고, PAM-4 에서는 TD가 1/8로 감소한다. TD가 감소하면 PD gain이 감소하여 지터가 악화되고, 길고 연속된 동일한 숫자에서 lock을 실패할 확률이 올라간다.
즉, 이 논문은 PAM-4 아날로그 RX에서 Baud-rate CDR을 사용하여 전력 소모를 줄이는 것에 집중하기 때문에 MMPD 대신 PBPD를 사용하여 TD 감소를 최소화하고, 위상 정보를 제공하는 패턴을 최대한 활용한다. 또한, 데이터 복원 경로를 재사용하여 UI당 Comparator 개수를 5개에서 4개로 줄여 효율성을 높인다.
CONVENTIONAL BAUD-RATE CDR
A. NRZ MMPD
NRZ MMPD는 채널 손실로 인한 신호 간 간섭을 이용하여 작동한다. 이는 h-1, h1을 사용하여 위상 정보를 추출한다. 이로 인해 clk이 일찍(early) 또는 늦게(late) 도착하는지를 판별하며, 이상적인 시나리오에서는 두 경우 모두 0보다 커야 한다.
데이터 복원을 위해 UI당 Comparator 하나가 사용되고, CLK 복원을 위해 Comparator 두 개가 사용된다. ( Vrefp, Vrefn 두 값을 비교해야 하기 때문 : Vrefp보다 크거나 Vrefn보다 작으면 error 가 1이고, 그 사이는 error 가 0이다.)
위 그림을 보면, NRZ MMPD가 사용할 수 있는 모든 패턴을 보여준다.
(1) 첫 번째 패턴 : Early clk과 Late clk 모두 0의 범위 내에 있으므로 Stay이다. 오류 전이가 없으므로 clk 위상 정보를 얻을 확률은 0%가 된다.
(2) 두 번째 패턴 : Early clk, Late clk 이 (1,0), (0,1) 이므로 Early & Late 이다. 오류 전이가 항상 발생하므로 clk 위상 정보를 얻을 확률은 100%가 된다.
(3) 세 번째 패턴 : Early clk, Late clk 이 (1,0), (0,0) 이므로 Early & Stay 이다. 오류 전이가 Early인 경우만 발생하므로 clk 위상 정보를 얻을 확률은 50%가 된다.
(4) 네 번째 패턴 : Early clk, Late clk 이 (0,0), (0,1) 이므로 Late & Stay 이다. 오류 전이가 Late인 경우만 발생하므로 clk 위상 정보를 얻을 확률은 50%가 된다.
(분모 16은 4개의 연속된 data bit가 2가지 (0 혹은 1) 경우를 가질 수 있으므로 가질 수 있는 총 개수를 의미한다.)
기존 2× oversampling CDR 은 TD가 1/2 이므로, NRZ MMPD 의 TD 는 1/4로 2배 줄었다.
B. PAM-4 MMPD
PAM-4에서는 총 네 가지의 level (-3, -1, +1, +3) 을 사용하고, CLK 복원을 위해 Vrefp와 Vrefn을 각각 +3, -3으로 고정시킨다. 위 그림 (b)에서는 d[n-2], d[n-1], d[n], d[n+1]이 각각 네 가지 level 일 때 그래프가 어떤 모양을 갖는지 보여준다. 즉, 4^4 = 256 가지의 경우 중 2개의 경우는 100% 확률로 clk 의 위상 정보를 얻을 수 있고, 12개의 경우는 50%의 확률로 clk의 위상 정보를 얻을 수 있다.
이를 이용하여 TD를 계산하면,
즉, PAM-4 MMPD는 기존 방식 NRZ MMPD 와 비교하면 TD가 8배 감소한다. 이는 낮은 TD를 제공하여 Comparator 수를 줄이고 전력 소모를 감소시킬 수 있는 장점이 있지만, PD gain이 감소하고 양자회 noise가 증가하고, 타이밍 여유 감소 등의 문제점이 발생한다. 따라서, 시스템 설계 시 전력 소모와 성능 간의 균형을 맞추는 것이 중요해 진다.
PROPOSED BAUD-RATE CDR
A. NRZ PBPD
PBPD 는 기존 MMPD 에서 발생하는 TD의 감소 문제를 해결하기 위해 제안되는 방식이다. Inter-Symbol Interference 를 이용하여 baud rate에서 동작하며, MMPD와 유사하게 3개의 Comparator을 사용하지만, 2개의 데이터를 읽고 두 개의 error 값을 사용하는 MMPD와 달리 3개의 연속된 데이터를 읽고 한 개의 error 값을 사용한다는 점에서 차이가 있다.
PBPD는 3개의 연속된 데이터 값을 읽는데, 이 값이 011, 110, 100, 001 총 4가지 패턴일 때에만 위상 정보를 얻는다.
(위 4가지 경우만 단 한번 변화가 이루어지기 때문이다.) 011, 110은 Vrefp 기준으로 설정되고, 001, 100은 Vrefn 기준으로 설정된다.
3비트 길이의 NRZ 데이터 조합에서 가능한 패턴은 총 8가지이다. 그러므로, TD를 계산하면 다음과 같다. '
기존 NRZ MMPD와 비교했을 때, TD가 2배 증가한 것을 볼 수 있으며, 2× oversampling CDR과 동일하므로 TD 감소 없이 2× oversampling CDR과 동일한 성능을 유지하면서 전력 소모를 줄임을 알 수 있다.
PBPD 이전에도 baud-rate에서 동장하는 PD 연구들이 있었지만, DFE를 사용해서 전력 소모를 줄여 사용 범위가 매우 한정적이거나 TD 감소 문제가 해결되지 않는다는 문제점이 있었다.
B. PAM-4 PBPD
PAM-4 PBPD 설계에서 중요한 점 두 가지는 (1) Vref level 선택 (2) pattern 선택 이다.
(1) Vref level 선택
| Vref_OPTION1 (기존 일반적인 방식) | Vref_OPTION2 (새로 제안하는 방식) | |
| 기준 전압 설정 | 단순한 설정 Vref1 = +3h0, Vref2 = -3h0 |
세밀한 설정 Vref1 = +h0, Vref2 = -h0 |
| 패턴 선택 | 간단한 패턴 : +3, -3 만을 이용 ex) -3, +3, +3 |
+3, -3, +1, -1 모두 사용하여 상승 패턴과 하강 패턴 구분 ex) 상승 : -3, +1, +3 ex) 하강 : +3, -1, -3 |
| 장점 | 직관적이고 단순한 구현 | 높은 성능, ISI 보상, eye margin 확대, 더 정확한 위상 감지 (특히 fully equalized 신호에서 더 좋은 성능 발휘) |
| 단점 | ISI가 크거나 기울기가 클 때 성능 감소 | 다중 lock 지점 발생 가능, 패턴 수 증가로 복잡성 증 |
(2) pattern 선택
| PAT_option1 | PAT_option2 | |
| 패턴 유형 | 상승 패턴 C1, C6 하강 패턴 C2, C5 (+1, -1 기준으로 판단하므로 +1,-1 함께 있는 값은 사용하지 못 함.) |
상승 패턴 C1, C3, C6, C8 하강 패턴 C2, C4, C5, C7 |
| 위상 결정 기준 | VREFPM 및 VREFNM를 기준으로 위상 결정 | VREFPM 및 VREFNM를 기준으로 더 세밀한 위상 결정 |
| TD | 1/16 Baud rate | 1/8 Baud rate |
| 성능 | PD gain이 낮음 채널 손실에 대한 내성이 적음 |
PD gain이 높으며 성능이 향상됨 채널 손실에 대한 내성이 강함 |
| ISI 보상 | ISI가 크지 않은 경우에 성능이 좋음 | ISI가 충분히 보상된 경우에 성능이 최적화됨 |
| Lock point | 두 개의 Lock point 발생하여 PD gain 감소 가능 | 여러 Lock point가 존재하지만, 곧 수렴하여 최적화된 PD gain을 제공함 (신호가 fully equalized 되었을 때 h1과 h-1이 거의 같아져 수렴하게 된다. 이는 아래 그림에서 시뮬레이션 결과로 보인다.) |
CONCLUSIONS
본 연구에서는 PBPD를 사용하여 상승 및 하강 패턴을 모두 사용할 수 있는 Vref를 설정하고, 가능한 많은 패턴을 사용하여 클럭 위상 정보를 얻는다. 그 결과, TD가 증가했다.
+1 / -1 디코딩 시 이미 위상 검출에 사용한 비교기를 재사용하고 시간 기반 디코더를 사용하여 비교기 수를 MMPD보다 4/5 감소시킨다.
하지만, 제안된 회로는 +1/-1 디코딩을 위한 시간 기반 DFE만을 사용하기 때문에 한계가 존재하며 Eye 비교기가 없어 Vrefs 적응의 복잡성이 증가한다.
PRBS7과 같은 훈련 패턴이 TX에서 입력될 때 기준 전압을 sweep하여 훈련 패턴이 복구되는 지점을 찾아 locking을 달성한 이후 VREFs의 최적 값을 찾기 위해, VADAPT가 장착된 추가 비교기 출력을 사용하고 SS-LMS (Steepest-Descent Least Mean Square) 알고리즘을 사용하여 최적의 h0를 찾음을 향후 연구로 한다.