KEYWORDS
Fast transient response, high power supply rejection (PSR), hybrid regulation, low dropout regulator (LDO), wide frequency range
논문 리뷰에 들어가기 전에, Keyword 분석을 먼저 정리해 볼게요!
- high power supply rejection (PSR) : 전원에서 발생하는 노이즈나 변동이 회로에 미치는 영향을 얼마나 잘 억제하는지 나타내는 지표이다. 높은 PSR을 가진 회로는 전원에서 발생하는 노이즈를 잘 차단하여, 민감한 신호를 처리하는 데 있어서 신뢰성을 높인다.
- hybrid regulation : 전원 공급 장치에서 여러 가지 방식의 규제 방법을 결합한 시스템을 의미한다. (Ex. LDO, 레귤레이터 동시 사용)
- low dropout regulator (LDO) : 입력 전압이 출력 전압보다 약간만 높아도 안정적인 출력 전압을 제공할 수 있는 전압 레귤레이터다.
INTRODUCTION
최근 SoC는 여러 디지털 블록(메모리, CPU 등), 아날로그 및 혼합 신호 회로(센서, PLL, RF 등)를 통합하고 있다. 이러한 SoC는 전력 소비를 줄이기 위해 다중 전압 도메인(VD)을 사용하며, 이를 구동하기 위해 LDO와 같은 전압 조정기가 필요하다.
하지만, 기존 LDO들에는 문제점들이 존재한다. 먼저, VD 아날로그 LDO는 높은 DC 규제 정확도, 고 PSR(전원 공급 잡음 억제) 및 빠른 부하 전이 응답을 제공하지만, 최근 CMOS 공정이 1V 이하의 낮은 전압에서 동작함에 따라 전압 헤드룸이 제한되고, 이로 인해 PSR이 감소하는 문제가 발생한다. 또한, VD 디지털 LDO는 디지털 방식으로 전력 트랜지스터를 제어하는 방식으로, 낮은 전압에서 잘 동작하고 공정 확장성도 뛰어나지만, 응답 속도와 PSR에서 문제가 발생합니다. 또한, 디지털 제어 방식에서 발생하는 양자화 오류가 전압 리플을 발생시켜 PSR이 감소한다.
즉, 이 논문에서는 시간 도메인과 전압 도메인을 결합한 VT-HD 하이브리드 LDO를 제안한다. 이 새로운 방식은 넓은 대역폭과 높은 PSR, 빠른 부하 전이 응답을 제공할 수 있도록 설계되었다.
PROPOSED LDO AND ITS OPERATION PRINCIPLE
A. Proposed LDO
위 그림은 기존 LDO의 네 가지 유형을 보여주는 그림이다. 이를 조합하여 다양한 하이브리드 LDO를 설계할 수 있으며, 그중에서도 VT-HD (Voltage and Time Hybrid Domain) 이중 루프 아날로그 LDO가 제안되었다. 이 방식은 VD-아날로그와 TD-아날로그 방법을 결합하여, 저전압에서도 넓은 대역폭과 높은 PSR(전원 잡음 제거 비율) 및 빠른 부하 응답 속도를 동시에 달성하는 것을 목표로 한다.
일반적으로, 정밀한 전압 조정에는 아날로그 방식(VD 또는 TD)이 디지털 방식(VD 또는 TD)보다 더 적합하다. 디지털 방식은 샘플링과 양자화 과정에서 본질적인 오류(quantization error)가 발생하기 때문이다. 특히, 1V 이하의 저전압 환경에서는 TD-아날로그 방식이 무한대의 DC 이득을 제공하여 높은 조정 정확도를 가지므로 가장 적합할 수 있다. 그러나 TD 방식은 샘플링 기반의 불연속 동작 특성 때문에 응답 속도가 느리다는 단점이 있다.
반면, VD-아날로그 방식은 연속적인 동작을 하기 때문에 빠른 과도 응답(transient response)을 제공하지만, 낮은 전압에서는 증폭기의 이득이 낮아지는 문제가 있다.
이처럼 TD와 VD 방식의 장점을 결합하기 위해, 제안된 LDO는 아래 그림에 나타난 것처럼 이중 루프(nested dual loop) 구조를 사용한다.
- 이중 루프 구성의 특징
(1) 외부 루프(TD 루프)
: 무한대의 DC 이득을 제공하여 정밀한 전압 조정 기능을 담당하지만 샘플링 기반의 불연속 동작 때문에 빠른 부하 응답 속도가 제한되며, 높은 주파수(클록 주파수의 1/10 이상)에서 PSR이 감소하는 문제가 있음.
(2) 내부 루프(VD 루프)
: 연속적인 동작을 통해 직접적인 피드백 경로를 형성하여, TD 방식의 응답 속도 한계를 보완함.
일반적으로 VD 아날로그 LDO에서는 빠른 저이득 내부 루프 (VD 루프) 를 느린 고이득 외부 루프 (TD 루프) 내에 중첩하는 방식이 많이 사용된다. 하지만 1V 이하의 저전압 환경에서는 외부 루프 (TD 루프) 의 높은 이득을 VD 방식으로 구현하는 것이 쉽지 않다는 문제가 있다. 이를 해결하기 위해 이 논문에서는 VT-HD 이중 루프 구조가 제안된다.
B. PSR
위 그림은 제안된 LDO가 입력 전압(VIN)의 리플을 어떻게 억제하는지를 보여준다.
- 왼쪽 그림 : VIN의 리플 주파수가 클록(CLK) 주파수보다 충분히 낮은 경우
VD 루프와 TD 루프가 함께 동작하여 VIN 리플을 억제한다. VD 루프는 CLK와 관계없이 루프 이득(loop gain)에 비례하여 VOUT 리플을 줄인다. 그러나 VD 루프의 루프 이득이 낮은 VIN(1V 이하)에서 제한적이기 때문에 리플 제거 성능이 낮아 VD 루프 기반 VOUT(빨간 점선)에는 여전히 상당한 리플이 포함된다.
하지만 TD 루프는 저전압에서도 높은 루프 이득을 유지하여 CLK 상승 엣지에서 남은 VOUT 리플을 추가적으로 감소시켜 높은 PSR(Power Supply Rejection)을 달성한다. 그 결과, 제안된 LDO는 단독 VD 루프나 TD 루프보다 저주파 영역에서 더 높은 PSR을 제공한다.
- 오른쪽 그림 : VIN의 리플 주파수가 CLK 주파수와 유사하거나 더 높은 경우
TD 루프가 open-loop상태로 동작하여 조정 능력을 상실하지만, VD 루프는 피드백 메커니즘을 통해 여전히 전원 리플을 억제할 수 있다. 따라서 VD 루프와 TD 루프를 함께 사용하면 고주파 영역에서도 TD 루프 단독 사용보다 PSR이 향상됨을 확인할 수 있다.
C. Load Transient
- TD 루프만 사용하는 LDO의 경우
부하 전류 스텝이 발생하면 VOUT이 크게 떨어지고, 다음 CLK 상승 엣지까지 즉시 회복되지 않는다. 이후, CLK 주기마다 점진적으로 VOUT이 회복된다.
- 제안된 LDO의 경우
VD 루프가 포함되어 있기 때문에 ILOAD 스텝에 의해 VOUT이 떨어지면 VD 루프와 커플링 커패시터(CC)에 의해 VG가 즉시 낮아지면서 VOUT이 빠르게 회복된다. 하지만, TD 루프는 다음 CLK 상승 엣지까지 동작하지 않고, VD 루프가 연속적으로 동작하여 빠른 복원이 가능하다.
VD 루프는 저이득(low-gain) 구조이므로 단독으로 높은 조정 정확도를 보장할 수 없지만, TD 루프가 이를 보완한다.
( TD 루프는 CLK 주기마다 VFB와 기준 전압(VREF)의 차이에 비례하여 VCP를 조정하는데, 이 과정이 반복되면서 VFB가 VREF와 일치할 때까지 보정이 이루어져 최종적으로 높은 조정 정확도를 달성한다.)
결론적으로, 제안된 LDO는 VD 루프의 연속 동작을 통해 빠른 과도 응답을 달성하며, 이후 TD 루프의 높은 루프 이득을 활용하여 높은 조정 정확도를 확보할 수 있다.
LOOP STABILITY ANALYSIS AND COMPENSATION
A. Transfer Function
위의 그림은 제안된 LDO의 small signal model을 나타낸 것이다. 이 모델은 TD 루프와 VD 루프로 구성되며, VD 루프는 TD 루프 내부에 포함되어 있다.
- TD 루프의 전달함수 H TD(s) 는 다음과 같다.
- VD 루프의 전달함수 H VD(s) 는 다음과 같다.
H vo(s) 는 연산 증폭기의 전달함수이다.
(P G는 Gate Pole, Z C는 피드포워드 경로로 생성되는 Zero 이다.)
H MP(s) 는 파워 트렌지스터의 전달함수이다.
따라서, 전체 loop의 이득은 다음과 같다.
(이때, Z int는 TD 루프에서 생성되는 추가적인 Zero이다.)
위의 식을 보면, 총 3개의 pole과 2개의 zero를 가지기 때문에, pole과 zero의 위치에 따라 시스템의 안정성이 달라진다. 이로 인해 안정성 분석 및 보상 설계가 필요하다.
B. Stability Analysis and Compensation
기존 VD 루프에서 POUT과 ZC가 in-band에 위치할 가능성이 있다. 이를 보상하기 위해 로컬 피드포워드 경로가 VD 루프에 추가된다.
이를 통해 VD 루프의 전달함수 HVD(s) → H'VD(s)로, 전체 루프 이득 HDL(s) → H'DL(s)로 변경된다.
( ZFF는 ZC 대신 나타나는 새로운 영점으로, 세 개의 전류(CC, gMP, gMF)를 합한 값이 0이 되는 주파수에서 형성됨.)
LDO 설계에서 K ≫ 1 및 |KPG| ≪ |ZC| 조건을 만족하면,
이 식이
위의 식으로 변한다. 이 식을 보면, ZFF는 ILOAD에 비례하며, POUT을 따라 변함을 알 수 있다. ZFF는 왼쪽 반평면(LHP)에 위치하므로, 기존 ZC (오른쪽 반평면, RHP)와 달리 안정성 문제를 일으키지 않는다.
ZFF와 POUT이 적절히 보상되면, HDL(s)는 두 개의 극(P0, PG)과 하나의 영점(ZINT)을 갖게 된다. (ZINT는 PG보다 낮고 UGF보다 작도록 설계 → 전체 부하 범위에서 안정성 보장)
CIRCUIT IMPLEMENTATION
A. TD Loop
VTC(전압-시간 변환기)는 위의 그림과 같이 VCDL(전압 제어 지연선), 시간 증폭기(Time AMP), PFD(펄스 주파수 검출기)로 구성된다.
- VCDL은 전압 차이를 시간 차이로 변환하며, 시간 증폭기가 이를 더욱 증폭한다.
- PFD는 비중첩 논리를 포함하여 단락 전류를 방지하며, Charge Pump를 통해 시간 신호를 전류로 변환한다.
- Charge Pump는 불필요한 전하 공유를 방지하여 선형성을 높이는 구조로 설계된다.
TD 루프 이득은 공급 전압이 감소할수록 감소하며, 최대 2.5배 차이를 보인다. 공급 전압이 낮아질수록 PFD의 논리 지연으로 인해 데드존(VDZ)이 증가한다.
B. VD Loop
VD 루프의 기본 구조는 위의 그림과 같다. M1~M15가 저전압 Class-AB 출력 단을 포함한 연산 트랜스컨덕턴스 증폭기(OTA)로 구성되며, Class-AB 출력단을 이용하여 경부하(light load) 및 중부하(heavy load) 변동에 빠르게 대응한다.
M16~M18, MFF, CFF, RFF로 구성된 로컬 FF 경로가 POUT을 보상하며, ZFF(=KPG)를 생성하여 안정성을 향상한다.
로컬 FF 경로가 없는 경우, 부하 전류가 감소하면 POUT이 원점으로 이동하고 위상 여유(PM)가 급감하며, 로컬 FF 경로 추가 시, 경부하에서도 PM을 유지하며, 1V에서는 60°, 0.5V에서는 48°를 확보한다.
공급 전압이 감소할수록 전압 헤드룸 부족으로 VD 루프 이득이 44 dB(1V) → 27 dB(0.5V)로 감소한다. TD 루프의 대역폭(2.9 MHz)보다 충분히 크므로 LDO의 전체 대역폭 향상에 기여한다.
즉, VD 루프는 로컬 FF 경로를 활용하여 경부하에서의 안정성을 유지하고, 저전압에서도 빠른 응답 성능을 제공하도록 설계한다. TD 루프와의 보완적인 작용을 통해 전체 LDO의 고이득 및 광대역 특성을 유지할 수 있다.
CONCLUSION
이 논문에서는 최초로 시간-전압 하이브리드 도메인(HD) 에서 출력을 조절하는 아날로그 LDO를 제안하였다. 기존의 하이브리드 조절 방식은 아날로그 루프와 디지털 루프를 병렬로 구성하는데, 이는 다음과 같은 문제점을 가진다.
- 디지털 조절에서의 전압 양자화 문제
- 1V 이하 저전압에서 아날로그 루프 이득 감소
제안된 하이브리드 구조는 시간 루프(TD 루프)와 전압 루프(VD 루프)를 직렬로 구성하여 gain-boosting효과를 얻는다. 이를 통해, 기존 방식의 단점을 극복하고 다음과 같은 성능을 달성하였다.
- PSR(Power Supply Rejection): -73 dB
- FOM : 약 108.44 dB (0.5~1V 공급 전압 범위에서)
아날로그 증폭기의 이득이 저전압에서 감소하더라도, VD 루프가 TD 루프 단독 사용 대비 대역폭을 확장시켜 준다. 이로 인해 부하 변동(load transient)에 대한 응답 시간이 크게 향상된다.
예를 들어, 부하 전류가 0.1mA → 10mA로 10ns 내에 급격히 증가할 때,
- 제안된 시간-전압 하이브리드 LDO는 응답 시간 24.87 ps
- 기존 TD-LDO는 응답 시간 346.97 ps
즉, 하이브리드 구조를 적용하면 저전압 환경에서도 높은 PSR, 넓은 대역폭, 빠른 부하 응답 특성을 동시에 확보할 수 있다.